まなぶ

シリコンとウェハ｜砂からチップの土台ができるまで

半導体の材料シリコンと、その円板ウェハをやさしく解説。砂（ケイ素）から高純度の単結晶インゴットを作り、薄くスライスしてウェハにするまでの流れ、300mmウェハの意味を超入門でまとめました。

💠 材料・ウェハ

半導体とは？予備知識ゼロからいちばんやさしく

半導体とは何かを、たとえ話で超入門から解説。電気を「通す/通さない」を切り替えられる性質、トランジスタ、チップになるまでの流れを予備知識ゼロでやさしくまとめました。

💠 材料・ウェハ

CPUはどう計算するのか｜論理回路から命令サイクルまで

CPUが動くしくみを、やさしく解説。プログラムがどう実行されるのか、フェッチ・デコード・実行のサイクル、レジスタとメモリの役割を、身近なたとえで理解します。

📐 回路設計

半導体エンジニアになるには？仕事の種類・必要な学び・広がるチャンスを解説

半導体業界にはどんな仕事があり、どんな勉強をすればなれるのか。世界的な人材不足とラピダス・TSMC熊本など日本での採用拡大も含めてやさしく紹介します。

🌐 ぜんぱん

DRAMとNAND型フラッシュメモリ — メモリ半導体の基本

パソコンやスマホの中で「作業机」と「本棚」の役割を果たすDRAMとNAND型フラッシュ。2つのメモリ半導体の仕組みと、それを支える巨大産業を解説します。

🌐 ぜんぱん

トランジスタとは？しくみと進化｜MOSFETからFinFET・GAAまで

トランジスタのしくみと進化を解説。トランジスタ構造の進化をやさしく解説。平面（プレーナ）→立体のFinFET→全周を囲むGAA（ナノシート）へ。なぜ立体化したのか、2nm世代でGAAが主役になる理由を図で入門的にまとめました。

🔬 微細化・EUV

露光とEUV｜半導体を「光で描く」しくみ

半導体の露光（リソグラフィ）とEUVをやさしく解説。光で回路を焼きつける原理、波長13.5nmのEUV、ASMLの独占、次世代High-NA EUV（NA0.55・1台約400億円）とIntel先行までを最新情報で入門的にまとめました。

🔬 微細化・EUV

半導体の製造プロセス（前工程）をやさしく

半導体の前工程をやさしく入門解説。露光・エッチング・成膜・ドーピングをくり返してウェハに回路を作り込む流れ、なぜ数百工程・数か月かかるのか、クリーンルームの理由を図でまとめました。

🏭 製造プロセス

プロセスノード（nm）とは？「2nm」の本当の意味

半導体の「2nm」「5nm」などプロセスノードをやさしく解説。かつては配線幅を指したが今は世代の呼び名（マーケ的側面も）であること、なぜ小さいほど良いのか、各社の呼び方の違いを入門的にまとめました。

🔬 微細化・EUV

ガラス基板（Glass Substrate）とは — AIチップの『土台』を変える次世代パッケージング技術

AIチップの巨大化・多チップ化で、従来の有機（ABF）基板は反りの限界に近づいています。これに代わる『ガラス基板』をめぐり、Absolics（SKC）・Samsung・Intelが2026年にかけて商用化競争を繰り広げる最新動向と、鍵を握るTGV技術をやさしく解説します。

📦 パッケージ・産業

グレイコードをPythonで実装する｜"1ビットずつ"変化させる賢い数え方

隣り合う値が必ず1ビットだけ違うグレイコードをPythonで実装。なぜエンコーダやデジタル回路で誤りを防げるのか、通常の2進数との違いを、変換コードで理解します。

📐 回路設計

固定小数点演算をPythonで実装する｜小数を"整数のまま"扱うハードの技

浮動小数点回路を持たない小さなチップで小数を扱う「固定小数点」をPythonで実装。Qフォーマットのしくみ、整数演算で小数を計算する方法、丸め誤差の扱いを、コードで理解します。

📐 回路設計

CRCによる誤り検出をPythonで実装｜通信・ストレージの"見張り番"

通信やストレージで広く使われる誤り検出符号CRCをPythonで実装。多項式除算のしくみ、なぜ単純な合計より強力なのか、1ビットの誤りでも確実に検出できる様子をコードで確かめます。

📐 回路設計

ハミング符号をPythonで実装する｜メモリのECCが1ビット誤りを直すしくみ

サーバーのメモリ(ECC)で使われるハミング符号をPythonで実装。パリティビットで1ビットの誤りを検出・訂正するしくみを、符号化からエラー注入・訂正までコードで確かめます。

📐 回路設計

キャッシュのしくみをPythonでシミュレーション｜"速いメモリ"の魔法

CPUを高速化するキャッシュメモリのしくみを、Pythonのヒット率シミュレーションで理解。局所性がなぜ効くのか、ダイレクトマップ方式の動作、キャッシュミスの影響をコードで確かめます。

📐 回路設計

デナードスケーリングをPythonで検証する｜"微細化=省電力"が崩れた日

かつて微細化すれば電力密度が一定に保てた「デナードスケーリング」を、Pythonで数値検証。なぜ2000年代半ばに崩れたのか、それがマルチコア化とどう繋がるのかを、計算で理解します。

🔬 微細化・EUV

CMOSの消費電力をPythonで計算する｜なぜチップは"発熱"するのか

半導体チップの消費電力を、動的電力とリーク電力に分けてPythonで計算。周波数・電圧がどう効くか、なぜ電圧を下げると劇的に省電力になるのか、微細化で増えるリーク電流の問題を解説します。

🏭 製造プロセス

有限状態機械(FSM)をPythonで実装する｜回路が"手順"を進めるしくみ

信号機やパターン検出など、順序立った動作を表す有限状態機械(FSM)をPythonで実装。状態と遷移でロジックを組み立てる考え方、順序回路との関係を、動くコードで理解します。

📐 回路設計

マルチプレクサとデコーダをPythonで作る｜信号を"選ぶ・振り分ける"回路

複数の信号から1つを選ぶマルチプレクサ、番号から1本を立てるデコーダをPythonで実装。メモリのアドレス選択やデータ経路の切り替えなど、CPUの中で果たす役割を解説します。

📐 回路設計

フリップフロップをPythonで実装する｜回路が"記憶"を持つしくみ

1ビットを記憶する基本素子フリップフロップをPythonで実装。組合せ回路との違い、クロックに同期して値を保持するしくみ、レジスタへの発展を、動くコードで理解します。

📐 回路設計

4ビット加算器をPythonで組む｜全加算器を連ねてALUの入口へ

1桁の全加算器を4つ連ねて4ビット加算器（リップルキャリー加算器）をPythonで実装。桁上がりが伝播するしくみ、なぜ桁数が増えると遅くなるのか、CPUの演算器への繋がりを解説します。

📐 回路設計

ブール代数をPythonで確かめる｜論理回路を"簡約"して減らす

論理回路の設計を支えるブール代数を、Pythonの真理値表で検証。ド・モルガンの法則や論理式の簡約がなぜ成り立つのか、簡約でゲート数が減る様子をコードで確かめます。

📐 回路設計

2進数と2の補数をPythonで理解する｜コンピュータが負の数を扱うしくみ

コンピュータの数の表現「2進数」「16進数」「2の補数」をPythonで手を動かして理解。なぜ引き算が足し算で済むのか、オーバーフローはなぜ起きるのかを、ビット演算で確かめます。

📐 回路設計

バックサイド電源供給（BSPD）とは — Intel PowerViaとTSMC Super Power Railが変える配線の常識

電源配線をウエハの裏側に移し、表側を信号配線専用にする『バックサイド電源供給（BSPD）』をやさしく解説。Intel PowerVia（18A・Panther Lake）とTSMC Super Power Rail（A16）の量産動向、Samsungの計画、IRドロップ改善の仕組みまで2025〜2026年の最新情報でまとめました。

🔬 微細化・EUV

歩留まりとは？チップ単価をPythonで計算する｜1枚のウェハから何個取れるか

半導体のコストを決める「ウェハから取れるチップ数」と「歩留まり」を、Pythonで計算。ダイサイズを変えるとコストがどう動くのか、なぜ大きなチップは割高になるのかを、Murphyの歩留まりモデルで確かめます。

🏭 製造プロセス

ムーアの法則とは？半導体の進化をPythonで可視化する

ムーアの法則とは何かを解説し、半導体のトランジスタ数が指数関数的に増える「ムーアの法則」を、実データとPythonの回帰で検証。なぜ片対数グラフで直線になるのか、何年で倍増しているのかを、手を動かして数値で確かめます。

🔬 微細化・EUV

AIデータセンターの液冷技術 — なぜDirect-to-Chipと二相冷却が『必須』になったのか

NVIDIA GB200 NVL72は1ラック120kW超という前代未聞の発熱を出すようになり、空冷はもはや選択肢になりません。Direct-to-Chip液冷・単相/二相コールドプレート・液浸冷却の違いと、2025〜2026年の投資動向をやさしく解説します。

📦 パッケージ・産業

Co-Packaged Optics（CPO）— AIデータセンターの次のボトルネックを解く光配線技術

AIデータセンターの帯域を制約する「電気の壁」を、光配線で突破するCo-Packaged Optics（CPO）をやさしく解説。Broadcom・NVIDIA・TSMC COUPE・Ayar Labsなど主要プレイヤーの動きと2025〜2026年の最新動向をまとめました。

📦 パッケージ・産業

NANDゲートから全加算器を作る｜Pythonで論理回路を組み立てる

半導体の中で計算が生まれるしくみを、Pythonで手を動かして理解。たった1種類のNANDゲートから、NOT・AND・XORを組み、最後に足し算をする全加算器までボトムアップで構築します。

📐 回路設計

半導体テスト・検査工程 — できあがったチップは本当に動くのか

ウェハテストとファイナルテストの違い、テストが歩留まりを左右する理由、Advantest・Teradyneなど主要装置メーカー、バーンイン試験、AIチップの検証方法をやさしく解説します。

🏭 製造プロセス

GAA（ゲートオールアラウンド）トランジスタとは — FinFETの次に来た構造

FinFETがなぜ限界に近づいたのか、GAA（ゲートオールアラウンド）/ナノシートトランジスタの仕組み、Samsung・Intel・TSMCの量産状況、そして何を解決する技術なのかをやさしく解説します。

🔬 微細化・EUV

RISC-Vとは —半導体業界を変えるオープンなCPU設計

無料で使えるCPUの設計図「RISC-V」が、なぜスマホからAIチップまで世界中の半導体設計を揺さぶっているのかをやさしく解説します。

🌐 ぜんぱん

パワー半導体とは？EVや再エネを支える『縁の下の力持ち』を解説

電気をコンピュータではなくパワーで扱う半導体、それが「パワー半導体」。AIチップとの違いから、Si・SiC・GaNといった材料の使い分け、ローム・富士電機・三菱電機・東芝など日本メーカーが強い理由まで、やさしく解説します。

🌐 ぜんぱん

後工程・パッケージとチップレット｜先端パッケージが主役になった理由

後工程・パッケージとチップレットを解説。チップレットと先端パッケージをやさしく実践解説。大きな1チップを小片に分けて後でつなぐ設計の利点（歩留まり・コスト・混載）、2.5D/3D実装やTSMC CoWoSがAI半導体を支えるしくみを最新情報でまとめました。

📦 パッケージ・産業

チップ設計の流れ｜アイデアから回路データまで

半導体チップの設計フローをやさしく実践解説。仕様→RTL記述（Verilog）→論理合成→配置配線→検証→製造データ（GDS）まで、EDAツールの役割とファブレスの働き方を入門〜実践でまとめました。

📐 回路設計

シリコンサイクルとは？｜半導体の"好況と不況"はなぜ繰り返すのか

シリコンサイクルとは、半導体業界で需要と供給のズレによって好況と不況が数年単位で繰り返される景気循環のことです。なぜ波が起きるのか、2021年の不足から2023年の不況、2026年のAI需要まで実例つきで解説します。

📦 パッケージ・産業

半導体製造装置ビジネス｜チップを作る"装置"を作る会社たち

半導体そのものより上流の「製造装置」ビジネスをやさしく解説。露光装置ASMLの独占、日本メーカーの強み、なぜ装置が地政学の焦点になるのかをビジネス目線でまとめます。

🏭 製造プロセス

AI半導体とHBM｜需要はなぜ爆発したのか・GPUとアクセラレータのビジネス

生成AIブームで急拡大するAI半導体市場をビジネス目線で解説。なぜGPUが主役なのか、専用アクセラレータの台頭、メモリ(HBM)の重要性、業界の勢力図をやさしくまとめます。

🔬 微細化・EUV

ファウンドリとファブレス｜半導体ビジネスの"水平分業"を理解する

半導体業界の分業モデル「ファブレス」と「ファウンドリ」をビジネス目線で解説。設計と製造が分かれた理由、TSMCが強い理由、垂直統合(IDM)との違いを、業界構造とともにまとめます。

📦 パッケージ・産業

Rapidusと日本の2nm量産計画 — 日本半導体、再挑戦の中身

国策半導体ファウンドリ、Rapidusのミッションと計画をやさしく解説。日本が2nmで再参入を狙う理由、政府支援、IBMとの技術提携、そして指摘されているリスクと懐疑論まで2026年最新情報でまとめました。

📦 パッケージ・産業

半導体設計を支えるEDAツール業界 — 見えないインフラが握る力

チップの設計に欠かせないEDA（Electronic Design Automation）ソフトウェアとは何か。Synopsys・Cadence・Siemens EDAの寡占構造、輸出規制の焦点になる理由、日本の立ち位置をやさしく解説します。

📐 回路設計

世界の半導体地図と地政学｜ファブレス・ファウンドリ・日本の復活戦略

世界の半導体の分業と地政学、日本の戦略を解説。半導体産業の世界分業をやさしく解説。設計（ファブレス）・製造（ファウンドリ）・装置・材料・後工程を各国の得意企業が分担する構造、TSMC・NVIDIA・ASML・東京エレクトロンなど主要プレイヤーをビジネス目線でまとめました。

📦 パッケージ・産業

2nm競争2026｜TSMC・Intel・Samsung・Rapidusの現在地

2nm世代の競争を2026年最新情報で解説。TSMC N2の量産と約65%の歩留まり、Intel 18AとHigh-NA EUV先行、Samsung SF2、日本Rapidusの2nm試作成功まで、各社の立ち位置をビジネス目線でまとめました。

🔬 微細化・EUV