手を上げるチップくんゆるふわ半導体

まなぶ

あなたに合った入り口を選んでください

すまし顔のチップくん

すべて

全記事。レベル順に並んでいます

18

超入門

入門

作業中のチップくん

歩留まりとコスト|なぜ最先端チップは高いのか

半導体の歩留まり(良品率)とコストをやさしく解説。1枚のウェハからの良品数、欠陥がコストを跳ね上げる理由、最先端2nmの歩留まりが各社で40〜65%と差がつく2026年の実情を入門的にまとめました。

すまし顔のチップくん

後工程・パッケージ|チップを「使える形」にする

半導体の後工程(パッケージング)をやさしく解説。ウェハからダイを切り出し、配線・封止・検査して製品に載せられる形にする流れ、後工程が近年主役級に重要になった理由を入門的にまとめました。

はりきるチップくん

トランジスタの進化|平面からFinFET・GAAへ

トランジスタ構造の進化をやさしく解説。平面(プレーナ)→立体のFinFET→全周を囲むGAA(ナノシート)へ。なぜ立体化したのか、2nm世代でGAAが主役になる理由を図で入門的にまとめました。

はりきるチップくん

露光とEUV|半導体を「光で描く」しくみ

半導体の露光(リソグラフィ)とEUVをやさしく解説。光で回路を焼きつける原理、波長13.5nmのEUV、ASMLの独占、次世代High-NA EUV(NA0.55・1台約400億円)とIntel先行までを最新情報で入門的にまとめました。

作業中のチップくん

半導体の製造プロセス(前工程)をやさしく

半導体の前工程をやさしく入門解説。露光・エッチング・成膜・ドーピングをくり返してウェハに回路を作り込む流れ、なぜ数百工程・数か月かかるのか、クリーンルームの理由を図でまとめました。

はりきるチップくん

プロセスノード(nm)とは?「2nm」の本当の意味

半導体の「2nm」「5nm」などプロセスノードをやさしく解説。かつては配線幅を指したが今は世代の呼び名(マーケ的側面も)であること、なぜ小さいほど良いのか、各社の呼び方の違いを入門的にまとめました。

考え中のチップくん

論理回路のきほん|スイッチが「計算」になるまで

論理回路をやさしく入門解説。AND・OR・NOTの基本ゲート、トランジスタでどう作るか、CMOSの省エネのしくみ、0と1の組み合わせが計算になる理由をデモつきでまとめました。

はりきるチップくん

ムーアの法則とは?半導体が進化しつづける理由

ムーアの法則をやさしく解説。トランジスタ数が約2年で倍増するという経験則の意味、なぜ半導体は速く安くなり続けたのか、そして「限界」と言われる今の状況までを図で入門的にまとめました。

実践

ビジネス

すまし顔のチップくん

半導体の地政学|輸出規制と経済安全保障

半導体の地政学をやさしく解説。なぜ半導体が「戦略物資」なのか、米国の対中輸出規制と同盟国への連携要請、中国の対抗措置(レアメタル管理)、台湾集中リスクを2026年最新情報でビジネス目線でまとめました。

すまし顔のチップくん

日本の半導体|Rapidus・TSMC熊本と復活戦略

日本の半導体産業をやさしく解説。かつての栄光と凋落、装置・材料での強み、Rapidusの2nm挑戦、TSMC熊本(JASM)の量産、国の支援と経済安全保障の狙いを2026年最新情報でビジネス目線でまとめました。

すまし顔のチップくん

世界の半導体地図|ファブレスとファウンドリの分業

半導体産業の世界分業をやさしく解説。設計(ファブレス)・製造(ファウンドリ)・装置・材料・後工程を各国の得意企業が分担する構造、TSMC・NVIDIA・ASML・東京エレクトロンなど主要プレイヤーをビジネス目線でまとめました。

はりきるチップくん

2nm競争2026|TSMC・Intel・Samsung・Rapidusの現在地

2nm世代の競争を2026年最新情報で解説。TSMC N2の量産と約65%の歩留まり、Intel 18AとHigh-NA EUV先行、Samsung SF2、日本Rapidusの2nm試作成功まで、各社の立ち位置をビジネス目線でまとめました。

すまし顔のチップくん

AI半導体とHBM|生成AIブームを支えるチップ

AI半導体とHBMをやさしく解説。なぜAIにGPUが要るのか、広帯域メモリHBMの役割、NVIDIA Rubin世代とHBM4、SK hynix・Samsung・Micronの競争、2026年の半導体市場が約9750億ドルに伸びる背景を最新情報でまとめました。