半導体（Semiconductor）基本
電気を通す導体と、通さない絶縁体の中間の性質を持つ物質。条件しだいで電流を「通す/通さない」を切り替えられる。
くわしい記事へ →シリコン（Silicon / Si）基本
半導体の主役の元素。砂（ケイ素）が原料で豊富。高純度の結晶にしてウェハに加工する。
くわしい記事へ →トランジスタ（Transistor）基本
電気で電流を制御する部品。半導体の最小の主役で、電気で動くスイッチとして働く。
くわしい記事へ →MOSFET（モスフェット）基本
正式名称: Metal-Oxide-Semiconductor FET
現代のICで最も使われるトランジスタ。ゲートの電圧でソース〜ドレイン間の電流を制御する。
くわしい記事へ →IC（アイシー）基本
正式名称: Integrated Circuit（集積回路）
多数のトランジスタや配線を1枚のチップにまとめたもの。半導体チップの正体。
ウェハ（Wafer）基本
シリコンの単結晶を薄くスライスした円板。この上に何百個ものチップを一度に作る。
くわしい記事へ →ダイ（Die）基本
ウェハから切り出した1個分のチップ（四角い半導体の本体）。
ムーアの法則（Moore's Law）基本
トランジスタ数がほぼ2年で倍増するという経験則。微細化競争の合言葉。
くわしい記事へ →論理回路（Logic Gate）設計・回路
AND・OR・NOTなどの基本演算をする回路。トランジスタの組み合わせで作る。
くわしい記事へ →CMOS（シーモス）設計・回路
正式名称: Complementary MOS
NとPの2種類のMOSFETを組み合わせた省エネな回路方式。今のデジタル回路の標準。
EDA（イーディーエー）設計・回路
正式名称: Electronic Design Automation
数十億個のトランジスタ配置・配線を自動で設計するソフト。Synopsys・Cadenceが二大巨頭。
くわしい記事へ →ファブレス（Fabless）設計・回路
自社工場を持たず設計に専念する企業。NVIDIA・Apple・Qualcommなど。
くわしい記事へ →IP コア（アイピーコア）設計・回路
設計済みの回路ブロックを他社にライセンスするもの。Armのプロセッサ設計が代表例。
RTL（アールティーエル）設計・回路
正式名称: Register Transfer Level
回路の動作をVerilog/VHDLなどの言語で記述する設計の抽象レベル。
くわしい記事へ →SoC（エスオーシー）設計・回路
正式名称: System on a Chip
CPU・GPU・通信などを1チップに集約したもの。スマホの頭脳はほぼSoC。
前工程（Front-End）製造プロセス
ウェハに回路を作り込む工程。露光・エッチング・成膜・ドーピングをくり返す。
くわしい記事へ →後工程（Back-End）製造プロセス
できたチップを切り出し、パッケージに封止・検査する工程。
くわしい記事へ →リソグラフィ（Lithography（露光））製造プロセス
光で回路パターンをウェハに転写する工程。微細化のカギを握る中心工程。
くわしい記事へ →フォトレジスト（Photoresist）製造プロセス
光に反応する感光材。露光でパターンを写し取るための塗膜。日本メーカーが世界シェア上位。
エッチング（Etching）製造プロセス
不要な部分を削って回路の形を作る工程。ガスやプラズマで精密に削る。
成膜（Deposition）製造プロセス
ウェハ上に薄い膜を積む工程。CVDやスパッタなどの方式がある。
ドーピング（Doping）製造プロセス
シリコンに不純物を混ぜて電気の流れやすさを調整する工程。N型・P型を作り分ける。
歩留まり（Yield（ゆうどまり））製造プロセス
作ったチップのうち良品の割合。最先端ノードでは歩留まり向上が最大の課題。
くわしい記事へ →クリーンルーム（Cleanroom）製造プロセス
微細なホコリを徹底的に除いた製造部屋。ホコリ1粒が不良の原因になる。
プロセスノード（Process Node）微細化・EUV
「2nm」などの世代の呼び名。今は実寸法というよりは世代の目安（マーケ的側面も）。
くわしい記事へ →EUV（イーユーブイ）微細化・EUV
正式名称: Extreme Ultraviolet（極端紫外線）
波長13.5nmの光を使う最先端の露光技術。ASMLだけが装置を作れる。
くわしい記事へ →High-NA EUV（ハイエヌエー）微細化・EUV
開口数を0.33→0.55に上げた次世代EUV。より小さな線を描ける。1台約400億円。Intelが先行採用。
くわしい記事へ →FinFET（フィンフェット）微細化・EUV
ゲートがチャネルを3面から囲む立体トランジスタ。22nm世代以降の主役だった。
くわしい記事へ →GAA（ジーエーエー）微細化・EUV
正式名称: Gate-All-Around
チャネルを全周から囲む最新トランジスタ構造。2nm世代の主役。ナノシートとも。
くわしい記事へ →2nm（N2 / SF2 / 18A）微細化・EUV
2025年に量産が始まった最先端世代。TSMC N2・Intel 18A・Samsung SF2・Rapidusが競う。
くわしい記事へ →ファウンドリ（Foundry）産業・地政学
他社の設計を受託製造する会社。TSMCが世界最大で圧倒的。
くわしい記事へ →TSMC（ティーエスエムシー）産業・地政学
台湾の世界最大ファウンドリ。最先端ロジックで圧倒的シェア。熊本にJASM工場を建設。
くわしい記事へ →Rapidus（ラピダス）産業・地政学
北海道・千歳で2nm量産を目指す日本の新会社。2nmの試作に成功。
くわしい記事へ →OSAT（オーサット）産業・地政学
正式名称: Outsourced Assembly and Test
後工程（組立・検査）を受託する企業。ASE・Amkorが大手。
チップレット（Chiplet）産業・地政学
大きな1チップを複数の小片に分けて作り、後でつなぐ設計。歩留まりとコストで有利。
くわしい記事へ →HBM（エイチビーエム）産業・地政学
正式名称: High Bandwidth Memory
メモリを積層した超広帯域メモリ。AI半導体に必須。SK hynix・Samsung・Micronが競う。
くわしい記事へ →輸出規制（Export Control）産業・地政学
先端半導体・製造装置の輸出を安全保障目的で制限する政策。米中対立の主戦場。
くわしい記事へ →
ゆるふわ半導体