Co-Packaged Optics（CPO）— AIデータセンターの次のボトルネックを解く光配線技術

生成AIの学習・推論クラスタは、数万〜数十万個のGPUを高速ネットワークでつないで「1台の巨大なコンピュータ」のように動かしています。その帯域を支えてきた電気配線（銅配線）とプラガブル光トランシーバーが、AI需要の伸びに追いつけなくなりつつあります。この壁を突破する切り札として急速に存在感を増しているのが、光エンジンをスイッチASICやGPUパッケージのすぐ隣に封じ込める**Co-Packaged Optics（CPO、光電融合）**です。Broadcom・NVIDIA・TSMCなどが2025〜2026年にかけて相次いで製品化・量産化を発表しており、AIデータセンターのネットワーク層で最も熱いテーマのひとつになっています。この記事では、CPOが解決する問題、既存技術との違い、主要プレイヤーの動向をゆるっと整理します。

AIデータセンターが直面する「電気の壁」

NVIDIAのGPUやBroadcomのスイッチASICのような最先端AI半導体は、チップ内部の演算性能そのものは順調に伸び続けています。しかし、そのチップと外の世界（他のGPUやスイッチ）をつなぐ「I/O帯域」は、事情が異なります。信号を銅配線で長距離（パッケージ基板からフェイスプレートのコネクタまで）運ぼうとすると、周波数を上げるほど信号減衰やクロストークが増え、それを補償するイコライザやリタイマーの消費電力もかさみます。結果として、GPUクラスタの規模がスケールするほど、ネットワーク層の消費電力比率がじわじわと上がっていくという構造的な問題が起きています¹。

この電気配線の先につながっているのが、フェイスプレートに挿すプラガブル光トランシーバー（QSFP-DDやOSFPなど）です。高速化のたびに新しい規格のモジュールを開発・量産する仕組みは長年AI/クラウド業界を支えてきましたが、1つのモジュールが数十Wの電力を消費するうえ、GPU1基あたり複数のモジュールが必要になるケースもあり、大規模スイッチではトランシーバーだけでシステム全体の消費電力のかなりの割合を占めるようになっています²。

プラガブル光学とCPOは何が違うのか

CPOの核心は、光と電気を変換する「光エンジン（フォトニックエンジン）」を、スイッチASICやGPUと同じパッケージ基板の上に直接載せてしまう点にあります。電気信号が流れる距離がインチ単位からミリ単位へと劇的に短くなることで、イコライザやリタイマーにかける電力を大きく減らせ、信号品質（signal integrity）も改善します³。一方で、光エンジンとレーザー光源がパッケージに組み込まれるため、プラガブル方式のように故障モジュールだけをホットスワップするという運用がしづらくなります。この保守性の課題に対応するため、レーザー光源だけを着脱可能な「リモートレーザー（remote laser source）」として分離する設計が業界標準になりつつあります⁴。

主要プレイヤーの動向（2025〜2026年）

CPOをめぐる動きは、スイッチASIC・GPU・パッケージング・光I/Oチップレットという複数のレイヤーで同時に進んでいます。

Broadcom はCPOスイッチの量産で先行しています。第2世代の「Tomahawk 5-Bailly」（100Gbps/レーン）はすでに5万台以上を出荷したとされ、2025年には第3世代の「Tomahawk 6-Davisson」（200Gbps/レーン、総帯域102.4Tbit/s）を発表しました⁵。さらにGPU直結型のCPO「Aurora」プラットフォームも展開し、スイッチだけでなくGPU側のI/Oにも領域を広げています。

NVIDIA は2025年3月のGTCで、InfiniBand向け「Quantum-X Photonics」とEthernet向け「Spectrum-X Photonics」という2系統のCPOスイッチを発表しました。200G SerDesをベースに、レーザー数を4分の1に削減しながら電力効率を3.5倍、信号品質を63倍、ネットワーク耐障害性を10倍改善するとしています³。Quantum-X Photonicsは144ポートの800Gb/s InfiniBandを液冷構成で提供し、Spectrum-X Photonicsは2026年以降の投入が予定されています。

TSMC はCPOの心臓部となる光エンジンのパッケージング基盤「COUPE（Compact Universal Photonic Engine）」を開発しています。SoIC-X技術で電気信号処理チップを光学チップの真上に直接積層する構成で、銅配線ベースのパッケージと比べて10倍以上の電力効率改善を掲げ、2026年の量産を目標としています⁶。NVIDIAとBroadcomはいずれも自社のCPO製品でCOUPEベースの光エンジンを採用していると公言しており、TSMCは競合ファウンドリに対してCPOの供給基盤という点でも先行しています（Samsungは2029年ごろのCPOターンキー提供を目指すと報じられています）。半導体パッケージング全般の基礎はチップレットと先端パッケージの記事もあわせてご覧ください。

Ayar Labs は、スイッチではなくGPUやCPU自体に直接組み込める光I/Oチップレット「TeraPHY」を開発するスタートアップです。1チップレットあたり約8Tbpsの帯域を約10ナノ秒という低遅延で実現し、電気I/Oと比べて最大1000倍の帯域密度・10分の1の消費電力をうたっています⁷。2026年3月にはNeuberger Berman主導、NVIDIA・AMD・MediaTek・Alchipなどが参加する5億ドルのシリーズEを調達し、累計調達額は8.7億ドル、評価額は37.5億ドルに達しました。ASIC設計企業のAlchipとは、TSMC COUPEベースの光接続エンジンを共同開発しています⁷。

このほかMarvellもPAM4光DSPやCPO関連の光I/O技術に投資しており、Corningなどの光ファイバー・光学部品メーカーもCPO時代の接続部材の供給網を担う存在として位置づけられています。

まとめ

• AIクラスタの規模拡大により、銅の電気配線とプラガブル光トランシーバーの消費電力・実装密度が限界に近づく「電気の壁」が顕在化している
• CPOは光エンジンをスイッチASICやGPUと同一パッケージ内に統合し、電気配線をミリ単位に短縮することで大幅な消費電力削減（30W→9W級）と信号品質向上を実現する
• 保守性の低下という課題には、レーザー光源だけを分離する「リモートレーザー」構成で対応する流れが主流になりつつある
• Broadcom（Tomahawk 6-Davisson）、NVIDIA（Quantum-X/Spectrum-X Photonics）が2025〜2026年にCPOスイッチの量産・出荷を進めている
• TSMCの光パッケージング基盤「COUPE」が主要プレイヤー各社の光エンジンを支える共通インフラになりつつある
• Ayar Labsのようなスタートアップは、スイッチだけでなくGPU/CPU自体に組み込む光I/Oチップレットで市場を広げている

もう少し詳しく（背景）

CPOが解決しようとしているのは、突き詰めれば「帯域あたりの消費電力（pJ/bit）」の問題です。AIクラスタのネットワーク帯域を2倍にするたびに、電気配線を経由するアーキテクチャのままだと消費電力もほぼ比例して増えていきます。ハイパースケーラーやAI半導体各社にとって、データセンター全体の電力予算は年々厳しい制約になっており、コンピュートそのものではなくネットワーク層の電力効率をどう改善するかが、次のスケーリングの鍵を握るようになっています¹。AI半導体の性能を支えるHBMなどメモリ側のボトルネックについてはAI半導体とHBMの記事もあわせてご覧ください。

技術的に興味深いのは、CPOの実用化がパッケージング技術の進化と一体で進んでいる点です。TSMCのCOUPEはSoIC-Xという3Dチップ積層技術をベースにしており、電気信号処理チップと光学チップを別々のダイとして製造したうえで垂直に貼り合わせることで、両者の界面インピーダンスを極限まで下げています⁶。これはロジックチップとHBMを横に並べて配線するCoWoSのようなアプローチとは異なり、光と電気という異種の機能をより密に統合するための新しいパッケージング様式だと言えます。EDAツール側でも、電気設計と光学設計を同時に扱うマルチフィジックスの検証環境が求められるようになっており、EDA業界にとってもCPOは新しい成長領域になりつつあります。EDA業界の構造についてはEDAツールとはの記事で詳しく解説しています。

もうひとつの注目点は、GPU側への浸透です。現時点でのCPO商用化はスイッチ製品が先行していますが、Ayar LabsのTeraPHYやBroadcomのAuroraプラットフォームが示すように、GPUやCPUのパッケージに直接光I/Oを組み込む動きも並行して進んでいます。将来的にGPU間の通信の大部分が光化されれば、ラック単位・データセンター単位でのGPU間接続の距離的な制約が緩和され、「1つの巨大なAIファクトリー」としてより広範囲のGPUを束ねられるようになると期待されています。

Footnotes

1. AIクラスタの帯域拡大に伴い、銅配線を用いた電気I/Oは周波数上昇に伴う信号減衰・消費電力増大という物理的な制約に直面しており、これが業界で「電気の壁」と呼ばれる構造的なボトルネックになっている。 ↩ ↩²

2. プラガブル光トランシーバー（QSFP-DD/OSFP等）は1個あたり数十W規模の電力を消費し、高密度スイッチではトランシーバー群がシステム全体の消費電力のかなりの割合を占めるとされる。CPO化によって同等リンクを30W級から9W級へ、約70%削減できるとする分析がある。 ↩

3. NVIDIAは2025年3月のGTCでQuantum-X PhotonicsおよびSpectrum-X Photonicsスイッチを発表。200G SerDesをベースに、レーザー数4分の1、電力効率3.5倍、信号品質63倍、ネットワーク耐障害性10倍などの改善を掲げている。Quantum-X Photonicsは144ポートの800Gb/s InfiniBandを液冷構成で提供する。 ↩ ↩²

4. CPOでは光エンジンとレーザー光源をパッケージに統合するため、故障時にモジュール単位で交換するプラガブル方式に比べて保守性が下がる。この課題に対応するため、レーザー光源のみを着脱可能な部材として分離する「リモートレーザー」構成が業界で採用されつつある。 ↩

5. Broadcomは第2世代CPOスイッチ「Tomahawk 5-Bailly」（100Gbps/レーン）を5万台以上出荷したとされ、2025年には第3世代「Tomahawk 6-Davisson」（200Gbps/レーン、総帯域102.4Tbit/s）を発表した。GPU直結型のCPO「Aurora」プラットフォームも展開している。 ↩

6. TSMCの光パッケージング基盤「COUPE（Compact Universal Photonic Engine）」は、SoIC-X技術で電気信号処理チップを光学チップの直上に積層する構成を採用し、銅配線ベースのパッケージに対して10倍以上の電力効率改善を掲げる。2026年の量産開始を目標としており、NVIDIA・Broadcomの製品に採用されている。 ↩ ↩²

7. Ayar Labsの光I/Oチップレット「TeraPHY」は1チップレットあたり約8Tbps・約10ナノ秒の低遅延を実現し、電気I/O比で最大1000倍の帯域密度・10分の1の消費電力をうたう。2026年3月にNeuberger Berman主導、NVIDIA・AMD・MediaTek・Alchip等が参加するシリーズEで5億ドルを調達（累計8.7億ドル、評価額37.5億ドル）し、AlchipとTSMC COUPEベースの光接続エンジンを共同開発している。 ↩ ↩²