半導体テスト・検査工程 — できあがったチップは本当に動くのか

シリコンウエハーの上に何十億個ものトランジスタを作り込む前工程が終わっても、半導体づくりはまだ終わりではありません。できあがったチップが本当に仕様通りに動くのかを確かめる「テスト・検査工程」を経て、ようやく製品として出荷できます。実はこのテスト工程、単なる最終チェックではなく、歩留まり管理やコスト構造、さらにはAIチップの品質保証にまで直結する重要な工程です。今日はそんな半導体テストの世界をゆるっと解説します。

なぜテストが必要なのか

シリコンウエハーの上には、露光・成膜・エッチングといった何百もの工程を経て回路が作り込まれますが、原子レベルの微細なばらつきや装置由来の欠陥によって、すべてのチップが完璧に動作するわけではありません。この良品の割合を示すのが「歩留まり」で、コストとの関係については歩留まりとコストの記事で詳しく解説しています。

テスト工程の役割は、不良チップをできるだけ早い段階で見つけ出し、良品だけを次の工程・そして市場に送り出すことです。もし不良チップを見逃したまま製品に組み込んでしまうと、パッケージング後や、最悪の場合は顧客の手元に届いてから不具合が発覚することになり、その手戻りコストは工程が進むほど跳ね上がります。「早く安く見つける」ことが、テスト工程の一貫した目標です。

ウェハテストとファイナルテスト

半導体のテストは、大きく分けて2つの段階で行われます。

パッケージング工程そのものの流れについては半導体パッケージングの記事も参考になります。ウェハテストとファイナルテストの両方を経て初めて、チップは市場に出荷できる状態になるのです。

主要装置メーカー：Advantest・Teradyne

半導体テストには「ATE（Automatic Test Equipment、自動試験装置）」と呼ばれる専用の検査装置が使われます。この市場では、日本のAdvantest（アドバンテスト）と米国のTeradyne（テラダイン）の2社が特に強い存在感を持つとされ、しばしば「事実上の2社寡占」と評されます[^ate-share]。

バーンイン試験とは

半導体を含む電子部品の故障率は、時間軸で見ると「初期に故障しやすいが、それを乗り越えると安定して長く動く」という傾向を示すことが知られています（いわゆるバスタブ型の故障曲線）。バーンイン試験は、あえて過酷な条件で稼働させることでこの「初期に故障しやすい個体」を出荷前にふるい落とし、市場に出た後の信頼性を高めるための工程です。特に自動車向け半導体は人命に関わるため、通常の民生品よりも厳しいバーンイン条件が求められることが一般的です。

AIチップはどう検証されるのか

生成AI向けのGPUやAIアクセラレータは、従来のチップと比べてテストの重要性がさらに高まっています。理由はいくつかあります。まず、AIチップは非常に大きなダイ面積を持ち、製造コストそのものが高額なため、不良を後工程まで見逃すと損失が大きくなります。また、HBM（広帯域メモリ）のようにダイを何層にも積層するパッケージでは、1枚でも不良のダイが混じっていると積層全体が無駄になってしまうため、積層前の段階で良品だけを選別する「ノウンググッドダイ（KGD）」試験が特に重視されます（HBMの仕組みについてはAIチップとHBMも参照ください）。

さらに、AIチップは実際のワークロード（AIモデルの推論・学習処理そのもの）に近い条件で動かして初めて見つかる不具合もあるため、ATEによる電気的な検査だけでなく、実際にシステムに近い環境でチップを稼働させて検証する「システムレベルテスト（SLT）」を組み合わせる例が増えています。ATEでの検査だけでは検出しにくい、複雑な演算パターンや発熱条件下での不具合を見つけ出すためです。

まとめ

• テスト工程は不良チップを早い段階で見つけ出し、後工程への流出とコスト増を防ぐための重要な工程
• ウェハテストはダイシング前にウエハー上のまま行い、ファイナルテストはパッケージング後の完成品に対して行う
• ATE（自動試験装置）市場ではAdvantestとTeradyneが強い存在感を持つとされる
• バーンイン試験は高温・高電圧で稼働させ、初期不良を出荷前にふるい落とす工程
• AIチップは製造コストの高さやHBM積層の特性から、KGD試験やシステムレベルテスト（SLT）を組み合わせた多段階の検証が重視されている

もう少し詳しく（背景）

テスト工程がしばしば「地味だが最重要」と言われるのは、最先端プロセスほど不良の原因を特定しにくくなっているためです。微細化が進むほど、たった1つの原子レベルの欠陥がトランジスタの動作に影響を与えかねず、テストパターンの設計や解析にも高度なノウハウが求められます¹。特にAIアクセラレータのような大規模なダイでは、1つのチップの中にごくわずかな欠陥があるだけで製品全体が不良になりかねないため、テストと歩留まり管理は表裏一体の関係にあります。

またAI向け半導体の需要拡大は、ATE業界にとっても追い風となっています。HBMを含むメモリの積層数が増えるほど、積層前の良品選別の重要性は増し、より高精度で高速なテスト技術への投資が続いています²。今後もAIチップの複雑化に伴って、テスト工程はますます高度化していくとみられます。

半導体全体の製造フローについては半導体製造プロセス、歩留まりとコストの関係については歩留まりとコスト、AI向け半導体の需要動向についてはAI半導体需要の記事もあわせてご覧ください。

Footnotes

1. ノウンググッドダイ（KGD）試験は、積層パッケージに組み込む前のダイが確実に良品であることを保証するための試験で、HBMのような多層積層メモリでは特に重視される。 ↩

2. AI向けチップの複雑化と大規模化に伴い、ATE市場ではより高精度・高速な検査装置への需要が高まっているとされる。 ↩