
歩留まりとチップ単価をPythonで計算する|1枚のウェハから何個取れるか
2026-09-13 ・ 実践
半導体の値段は、突き詰めると「1枚のウェハから、売れるチップが何個取れるか」で決まります。カギはダイ数と歩留まり。この記事ではPythonで、ウェハから取れるチップ数と良品率を計算し、チップ単価を見積もります。歩留まりとコストの"計算版"です。
コストを決める2つの数
チップ単価が決まるまで
ダイ数
ウェハから何個取れる
歩留まり
そのうち良品は何割
単価
ウェハ代 ÷ 良品数
🔬 微細化スライダー
ノード(nm)を小さくすると、同じ面積に入るトランジスタが増えます。動かしてみましょう
×12
28nm比の密度(ざっくり)
64
この面積に入る数(イメージ)
小さくするほど「多く・速く・省エネ」。ただし製造は難しくなり、EUVなど高価な装置が必要になります
準備
pip install numpy
① ウェハから取れるダイ数
300mmウェハから、あるサイズのダイ(チップ)が何個取れるかを見積もります。円から四角を取るので、縁のロスを補正する近似式を使います。
import numpy as np
def dies_per_wafer(die_area_mm2, wafer_diameter_mm=300):
r = wafer_diameter_mm / 2
wafer_area = np.pi * r**2
# 縁で欠ける分を補正する定番の近似式
dies = wafer_area / die_area_mm2 - np.pi * wafer_diameter_mm / np.sqrt(2 * die_area_mm2)
return int(dies)
for area in [50, 100, 400, 800]:
print(f"ダイ面積 {area:>3}mm²: {dies_per_wafer(area):>4} 個")
出力を見ると、ダイが大きいほど取れる数は激減します。同じウェハでも面積を8倍にすれば、取れる数は8分の1以下。ここがコストの出発点です。
② 歩留まり(Murphyモデル)
ウェハには一定の密度で欠陥が散らばっています。ダイが大きいほど欠陥を踏む確率が上がり、良品率(歩留まり)が下がります。定番のMurphyモデルで計算します。
def murphy_yield(die_area_mm2, defect_density_per_cm2=0.1):
A = die_area_mm2 / 100 # mm²→cm²
AD = A * defect_density_per_cm2
return ((1 - np.exp(-AD)) / AD) ** 2
for area in [50, 100, 400, 800]:
y = murphy_yield(area)
print(f"ダイ面積 {area:>3}mm²: 歩留まり {y*100:5.1f}%")
大きいダイほど歩留まりが下がります。「取れる数が減る」×「良品率も下がる」のダブルパンチで、大きなチップは急激に割高になります。
なぜ巨大GPUは高いのか
最新のAIアクセラレータは巨大なダイを使うため、この2つの効果でコストが跳ね上がります。だからこそ大きな1枚を諦め、小さなダイを繋ぐチップレット戦略が主流になってきました。計算するとその合理性がよくわかります。
③ チップ単価を見積もる
ウェハ1枚の製造コストを、良品のダイ数で割れば単価です。
def chip_cost(die_area_mm2, wafer_cost_usd=15000, defect_density=0.1):
good = dies_per_wafer(die_area_mm2) * murphy_yield(die_area_mm2, defect_density)
return wafer_cost_usd / good
for area in [50, 100, 400, 800]:
print(f"ダイ面積 {area:>3}mm²: ${chip_cost(area):6.2f} / 個")
面積が大きくなるほど単価は非線形に上がります。ダイサイズを2倍にしてもコストは2倍では済まない——設計者が「1mm²でも小さく」を追い求める理由が、数字ではっきり見えます。
欠陥密度を動かす
defect_density を 0.1 → 0.5 に上げると、大きいダイの歩留まりが壊滅的に下がります。新しい製造プロセスの立ち上げ初期は欠陥が多く、歩留まりが低い。だから歩留まり改善そのものが競争力になります。
まとめ
- チップ単価=ウェハ代 ÷(取れるダイ数 × 歩留まり)
- ダイが大きいほど、取れる数が減り歩留まりも下がるダブルパンチで割高に
- Murphyモデルでダイ面積から歩留まりを見積もれる
- 巨大ダイのコスト爆発が、チップレット戦略が広がる理由
もう少し詳しく(背景と理論)
半導体の**歩留まり(yield)**は、1枚のウェハから取れるチップのうち正常に動く割合で、コストを左右する最重要指標です。欠陥がランダムに分布すると仮定すると、歩留まりは欠陥密度 D とチップ面積 A に対しておおよそ Y ≈ exp(−D·A)(ポアソンモデル)や、より現実的な負二項モデルで見積もれます1。この式が示す教訓は決定的で、チップ面積が大きいほど歩留まりは指数的に悪化します——だから大きなダイは1個あたりのコストが跳ね上がります2。これがチップレットの経済的動機です。大きな1チップを小さなダイに分割すれば各ダイの歩留まりが上がり、良品だけを選んで組み合わせられます3。円形ウェハから矩形ダイを取る幾何学的ロスや、微細化に伴う製造装置・マスクの高コスト化も、最終的なチップ単価に効いてきます。
次の一歩 🌸
コストの全体像は歩留まりとコスト、製造の流れは前工程のプロセス、大きなダイを避ける手はチップレットと先端パッケージへどうぞ。